

جزوهٔ آموزشی مهندسی الکترونیک | ELECTRONICS GUIDE

راه‌اندازی حافظهٔ SDRAM با کنترل‌کنندهٔ حافظهٔ انعطاف‌پذیر FMC میکروکنترلر CH32H417

از خطوط سیگنال، ساختار حافظه و پارامترهای زمان‌بندی SDRAM و جدول اتصال پایه‌های FMC، تا پیکربندی گام‌به‌گام نرم‌افزار، استفاده هم‌زمان از دو SDRAM، انتقال داده با DMA و عیب‌یابی خطاهای متداول

در این جزوه، ترجمهٔ فارسی سند رسمی AN29000 (نسخهٔ ۱٫۰، منتشرهٔ شرکت WCH) را می‌خوانید: راه‌اندازی حافظهٔ SDRAM با کنترل‌کنندهٔ حافظهٔ انعطاف‌پذیر FMC روی CH32H417؛ جدول خطوط سیگنال و اتصال پایه‌ها، نکات طراحی سخت‌افزاری، توالی مقداردهی اولیه، استفاده هم‌زمان از دو حافظه، خواندن و نوشتن مستقیم و با DMA و اندازه‌گیری عملی سرعت تا 380MB/s.

میکروکنترلر CH32H417 · کنترل‌کنندهٔ حافظهٔ انعطاف‌پذیر FMC · حافظهٔ SDRAM خارجی · پارامترهای زمان‌بندی tRCD/tRP · استفاده هم‌زمان از دو SDRAM · انتقال داده با DMA · خواندن بسته‌ای و پیش‌واکشی · واژه‌نامهٔ فنی

ترجمهٔ فارسی AN29000 V1.0 · نسخهٔ ۱٫۰ — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۳

۲ بخش ۱ | اصول کار پایه ۳

1.1 خطوط سیگنال ۳

1.2 ساختار حافظهٔ SDRAM ۴

1.3 پارامترهای زمان‌بندی کلیدی ۴

۳ بخش ۲ | راهنمای طراحی سخت‌افزار ۵

2.1 جدول اتصال پایه‌های FMC و SDRAM ۵

2.2 نکات طراحی سخت‌افزاری ۶

۴ بخش ۳ | راهنمای پیکربندی نرم‌افزار ۶

3.1 مرور گام‌های پیکربندی ۶

۵ بخش ۴ | خطاهای متداول و تکنیک‌های اشکال‌زدایی ۱۰

4.1 عیب‌یابی شکست مقداردهی اولیه ۱۰

4.2 عیب‌یابی خطای خواندن و نوشتن ۱۰

4.3 اندازه‌گیری عملی سرعت خواندن و نوشتن ۱۰

۶ تاریخچهٔ نسخه‌ها و بیانیه ۱۱

۷ واژگان کلیدی (واژه‌نامهٔ فنی) ۱۱

فهرست شکل‌ها، جدول‌ها و کدها

جدول ۱ دامنهٔ کاربرد سند ۳

جدول ۱-۱ خطوط سیگنال SDRAM ۴

جدول ۲-۱ اتصال پایه‌های FMC و SDRAM ۵

کد ۱ پیکربندی پایه‌ها و ساعت FMC ۶

کد ۲ پیکربندی کنترل‌کنندهٔ SDRAM و زمان‌بندی ۶

کد ۳ توالی مقداردهی اولیهٔ SDRAM ۷

کد ۴ خواندن و نوشتن مستقیم از مسیر نگاشت آدرس ۸

کد ۵ نوشتن در SDRAM با DMA ۸

کد ۶ خواندن از SDRAM با DMA ۹

کد ۷ فراخوانی توابع انتقال DMA ۹

چکیده —

FMC (Flexible Memory Controller، کنترل‌کنندهٔ حافظهٔ انعطاف‌پذیر) جانبی میکروکنترلر برای گسترش حافظهٔ خارجی است و از SRAM، SDRAM، NOR FLASH و NAND FLASH پشتیبانی می‌کند؛ کنترل‌کنندهٔ SDRAM هستهٔ اصلی کارکردهای آن برای سناریوهای نیازمند حافظهٔ اجرایی پرظرفیت است. این سند راه‌اندازی SDRAM با FMC را معرفی می‌کند؛ از طراحی سخت‌افزار و پیکربندی نرم‌افزار تا نصب هم‌زمان دو SDRAM، و تنها از SDRAM معمولی (بدون DDR) پشتیبانی می‌کند.

مقدمه

توضیحات و دامنهٔ کاربرد

FMC (Flexible Memory Controller)، کنترل‌کنندهٔ حافظهٔ انعطاف‌پذیر) ماژول جانبیِ میکروکنترلر برای گسترش حافظهٔ خارجی است و از انواع حافظه شامل SRAM، SDRAM، NOR FLASH و NAND FLASH پشتیبانی می‌کند. کنترل‌کنندهٔ SDRAM یکی از هسته‌های اصلی کارکردهای FMC است و برای سناریوهای نیازمند حافظهٔ اجرایی پرظرفیت، زیربنای سخت‌افزاری فراهم می‌آورد. این سند کاربردی نحوهٔ راه‌اندازی SDRAM با FMC را معرفی می‌کند؛ از طراحی سخت‌افزار و پیکربندی نرم‌افزار تا نحوهٔ نصب هم‌زمان دو SDRAM. این طراحی تنها از SDRAM معمولی پشتیبانی می‌کند و از نوع DDR پشتیبانی نمی‌شود.

جدول ۱ دامنهٔ کاربرد سند

دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	CH32H417

بخش ۱

اصول کار پایه

۱.۱ خطوط سیگنال

خطوط سیگنال خارجی تراشهٔ SDRAM را می‌توان به چند گروه تقسیم کرد؛ شناخت کارکرد هر خط، پایهٔ طراحی درست سخت‌افزار و پیکربندی نرم‌افزار است:

جدول ۱-۱ خطوط سیگنال SDRAM

خط سیگنال	نوع	شرح
CLK	خروجی	سیگنال ساعت هم‌زمان؛ همهٔ سیگنال‌های ورودی در لبهٔ بالارونده‌ٔ CLK نمونه‌برداری می‌شوند
CKE	خروجی	فعال‌سازی ساعت؛ با غیرفعال‌شدن ساعت، SDRAM عملیات خودنوسازی را آغاز می‌کند
CS#	خروجی	سیگنال انتخاب قطعه با سطح فعال پایین
CAS#	خروجی	گزینش آدرس ستون؛ هنگام فعال‌بودن، خطوط آدرس آدرس ستون را نشان می‌دهند
RAS#	خروجی	گزینش آدرس سطر؛ هنگام فعال‌بودن، خطوط آدرس آدرس سطر را نشان می‌دهند
WE#	خروجی	فعال‌سازی نوشتن با سطح فعال پایین
DQM[0:1]	خروجی	سیگنال ماسک ورودی/خروجی داده
BA[0:1]	خروجی	ورودی آدرس بانک برای انتخاب بانک داخلیِ مورد کنترل
A[0:12]	خروجی	ورودی آدرس (اشتراک خطوط سطر و ستون)
DQ[0:15]	دوطرفه	سیگنال‌های ورودی/خروجی داده

◆ ۱.۲ ساختار حافظهٔ SDRAM

درون SDRAM چند آرایهٔ ذخیره‌سازی (بانک) وجود دارد و هر بانک با سطر و ستون آدرس‌دهی می‌شود. برای نمونه، در تراشهٔ رایج W9825G6KH چهار بانک داخلی وجود دارد، هر بانک ۱۳ بیت آدرس سطر و ۹ بیت آدرس ستون دارد، عرض داده ۱۶ بیت است و ظرفیت کل برابر $4 \times 2^{13} \times 2^{9} \times 16\text{bit} = 32\text{MB}$ می‌شود.

◆ ۱.۳ پارامترهای زمان‌بندی کلیدی

پارامترهای زمان‌بندی SDRAM هستهٔ پیکربندی راه‌اندازی آن هستند و این پارامترها باید دقیقاً با دیتاشیت SDRAM مطابقت داشته باشند:

- **tRCD (RAS-to-CAS Delay):** تعداد دوره‌های تأخیر میان فرمان فعال‌سازی سطر و فرمان خواندن/نویسندهٔ ستون؛ معمولاً ۲ تا ۳ دورهٔ ساعت.
- **tRP (Row Precharge Delay):** تعداد دوره‌های تأخیر میان فرمان پیش‌شارژ تا فرمان فعال بعدی.
- **tWR (Write Recovery Time):** تعداد دوره‌های تأخیر میان پایان عملیات نوشتن تا فرمان پیش‌شارژ.
- **tRC (Row Cycle Delay):** کمترین فاصلهٔ دو فرمان فعال‌سازی سطر پیوسته، و نیز فاصلهٔ فرمان نوسازی و فرمان فعال‌سازی.

- **tRAS (Self Refresh Time):** کمترین فاصلهٔ ساعتیِ SDRAM برای عملیات خودنوسازی.
- **CAS Latency:** تعداد دوره‌های ساعتیِ SDRAM از ارسال آدرس ستون (فرمان READ) تا آغاز خروجی داده؛ معمولاً ۲ یا ۳ است و پیکربندی کنترل‌کنندهٔ SDRAM باید با تنظیم رجیستر حالتِ SDRAM یکسان نگه داشته شود.
- **دورهٔ نوسازی:** SDRAM برای ماندگاری داده به نوسازی دوره‌ای نیاز دارد و استاندارد، نوسازی همهٔ سطرها در هر 64ms را الزامی می‌کند. فرمول محاسبهٔ دورهٔ نوسازی به این شکل است: فاصلهٔ نوسازی ÷ 64ms = (تعداد سطرها).

بخش ۲

راهنمای طراحی سخت‌افزار

۲.۱ جدول اتصال پایه‌های FMC و SDRAM

جانبیِ FMC در سری CH32 از طریق پایه‌های اختصاصی به تراشهٔ SDRAM متصل می‌شود؛ جدول زیر تناظر پایه‌های کلیدی را نشان می‌دهد:

جدول ۲-۱ اتصال پایه‌های FMC و SDRAM

پایهٔ FMC	پایهٔ SDRAM	شرح
FMC_A[12:0]	A[12:0]	خطوط آدرس سطر و ستون
FMC_A[15:14]	BA[1:0]	خطوط آدرس بانک
FMC_D[15:0]	DQ[15:0]	خطوط داده (عرض ۱۶ بیتی)
FMC_NBL[1:0]	DQM[1:0]	سیگنال‌های ماسک داده
FMC_SDCLK	CLK	سیگنال ساعت هم‌زمان
FMC_SDNWE	WE#	فعال‌سازی نوشتن
FMC_NRAS	RAS#	گزینش آدرس سطر
FMC_NCAS	CAS#	گزینش آدرس ستون
FMC_SDNE[1:0]	CS#	فعال‌سازی تراشه (انتخاب قطعه)
FMC_SDCKE[1:0]	CKE	فعال‌سازی ساعت

توجه: هر یک از سیگنال‌های FMC_SDNE و FMC_SDCKE دو خط دارند و متناظر با دو ناحیهٔ حافظهٔ مستقل هستند؛ گروه سیگنال شمارهٔ ۰ به ناحیهٔ حافظهٔ ۱ (آدرس آغاز 0xC000 0000) و گروه شمارهٔ ۱ به ناحیهٔ حافظهٔ ۲ (آدرس آغاز 0xD000 0000) مربوط است.

◆ ۲.۲ نکات طراحی سخت‌افزاری

- **تناسب عرض گذرگاه داده:** اگر تراشهٔ SDRAM عرض ۱۶ بیتی داشته باشد، کافی است ۱۶ خط اولِ دادهٔ FMC_D[15:0] متصل شود و در رجیستر پیکربندی FMC عرض داده روی ۱۶ بیت تنظیم گردد.
- **سیگنال ساعت:** فرکانس ساعت FMC_SDCLK با بیت SDCLK در رجیستر FMC_SDCR1 روی 1/2 یا 1/3 مقدار HCLK تنظیم می‌شود و بیشترین فرکانس ساعت هم‌زمانِ ارتباط با SDRAM برابر 100MHz است.
- **سیگنال‌های ماسک بایت (NBL):** برای گذرگاه دادهٔ ۱۶ بیتی دو سیگنال ماسک NBL0 و NBL1 لازم است؛ گذرگاه ۸ بیتی فقط به NBL0 نیاز دارد و گذرگاه ۳۲ بیتی هر چهار NBL را به کار می‌گیرد.
- **توصیهٔ چیدمان PCB:** SDRAM باید تا حد ممکن نزدیک به CH32 قرار گیرد تا طول مسیرها کوتاه بماند؛ طول مسیر خط ساعت FMC_SDCLK باید تا حد ممکن با خطوط داده و آدرس هم‌خوان شود؛ از یکپارچگی سیگنال و خازن‌های جداکنندهٔ تغذیه غفلت نکنید و از اشغال هم‌زمان گذرگاه FMC توسط SDRAM و دستگاه‌هایی مانند NAND بپرهیزید تا تضاد گذرگاه رخ ندهد.

بخش ۳

راهنمای پیکربندی نرم‌افزار

◆ ۳.۱ مرور گام‌های پیکربندی

پیکربندی نرم‌افزاریِ راه‌اندازی SDRAM با FMC به ترتیب گام‌های زیر انجام می‌شود:

گام ۱) پیکربندی پایه‌ها و ساعت: پیکربندی پورت‌های GPIO مربوط به FMC و فعال‌سازی منبع ساعت:

```
RCC_HBPeriphClockCmd(RCC_HBPeriph_FMC,ENABLE);
GPIO_Config();
```

کد ۱ پیکربندی پایه‌ها و ساعت FMC

گام ۲) پیکربندی کنترل‌کنندهٔ FMC: پیکربندی رجیسترهای کنترل و زمان‌بندی SDRAM؛ اگر لازم است هم‌زمان از دو SDRAM استفاده شود، باید بانک ۵ و بانک ۶ در دو مرحله جداگانه پیکربندی شوند و پارامترهای پیکربندی بانک ۶ دقیقاً همان بانک ۵ است و امکان پیکربندی مستقل وجود ندارد:

```
FMC_SDRAM_InitTypeDef  SDRAMInitStructure={0};
FMC_SDRAM_TimingTypeDef SDRAM_Timing={0};

    SDRAMInitStructure.FMC_Bank=FMC_Bank5_SDRAM;                    //انتخاب بانک
    SDRAMInitStructure.FMC_ColumnBitsNumber=FMC_ColumnBitsNumber_9;     //تعداد سطرهای SDRAM
    SDRAMInitStructure.FMC_RowBitsNumber=FMC_ROWBitsNumber_12;          //تعداد ستون‌های SDRAM
    SDRAMInitStructure.FMC_MemoryDataWidth=FMC_MemoryDataWidth_32;       //عرض بیت SDRAM
    SDRAMInitStructure.FMC_InternalBankNumber=FMC_InternalBankNumber_4;  //تعداد بانک‌های SDRAM
```

```
    SDRAMInitStructure.FMC_CASLatency=FMC_CASLatency_2CLk;        //تأخیر CAS
    SDRAMInitStructure.FMC_WriteProtection=FMC_WriteProtection_Disable;
    SDRAMInitStructure.FMC_SDClockPeriod=1;  //؛ تقسیم ساعت مثال CLK SDRAM = HCLK / SDClockPeriod
    SDRAMInitStructure.FMC_ReadBurst=FMC_ReadBurst_Enable;       //استفاده از حالت خواندن بسته‌ای یا نه
    SDRAMInitStructure.FMC_ReadPipeDelay=FMC_ReadPipeDelay_none;
    SDRAMInitStructure.FMC_PHASE_SEL=0xF;

    SDRAM_Timing.FMC_LoadToActiveDelay=2;
    SDRAM_Timing.FMC_ExitSelfRefreshDelay=8;
    SDRAM_Timing.FMC_SelfRefreshTime=6;
    SDRAM_Timing.FMC_RowCycleDelay=6;
    SDRAM_Timing.FMC_WriteRecoveryTime=2;
    SDRAM_Timing.FMC_RPDelay=2;
    SDRAM_Timing.FMC_RCDDelay=2;
    SDRAMInitStructure.FMC_SDRAM_Timing = &SDRAM_Timing;

FMC_SDRAM_Init(&SDRAMInitStructure);
```

کد ۲ پیکربندی کنترل‌کنندهٔ SDRAM و زمان‌بندی

گام ۳) توالی مقداردهی اولیهٔ SDRAM: با ارسال فرمان، مقداردهی اولیهٔ روشن‌شدن تراشهٔ SDRAM کامل می‌شود؛ اگر لازم است هم‌زمان از دو SDRAM استفاده شود، باید برای هر دو بانک عملیات مقداردهی اولیهٔ روشن‌شدن انجام شود. اگر از دو ناحیهٔ حافظهٔ SDRAM استفاده می‌شود، برای ارسال هم‌زمان فرمان‌های خودنوسازی و PALL به دو دستگاه باید بیت‌های CTB1 و CTB2 یک شوند، در غیر این صورت فرمان نادیده گرفته می‌شود؛ اگر فقط از یک ناحیهٔ حافظهٔ SDRAM استفاده می‌شود و فرمان با یک‌کردن بیت CTB متناظرِ آن صادر می‌گردد، بیت CTB ناحیهٔ استفاده‌نشده باید صفر بماند:

```
FMC_Bank5_6->MISC|=(1<<16);
SDRAM_Send_Cmd(0,FMC_SDRAM_CMD_CLK_ENABLE,1,0);
Delay_Us(500);
SDRAM_Send_Cmd(0,FMC_SDRAM_CMD_PALL,1,0);

SDRAM_Send_Cmd(0,FMC_SDRAM_CMD_AUTOREFRESH_MODE,8,0);

temp=(u32)SDRAM_MODEREG_BURST_LENGTH_1          |
             SDRAM_MODEREG_BURST_TYPE_SEQUENTIAL   |
             SDRAM_MODEREG_CAS_LATENCY_2           |
             SDRAM_MODEREG_OPERATING_MODE_STANDARD |
             SDRAM_MODEREG_WRITEBURST_MODE_SINGLE;

SDRAM_Send_Cmd(0,FMC_SDRAM_CMD_LOAD_MODE,1,temp);

FMC_SDRAM_SetRefreshCnt(700);
}
```

کد ۳ توالی مقداردهی اولیهٔ SDRAM

گام ۴) آزمون خواندن و نوشتن: خواندن و نوشتن می‌تواند مستقیماً از مسیر نگاشت آدرس و با دسترسی U8/U16/U32 انجام شود:

```
for(i=0; i<5120; i++){
      *(u32*)(Bank5_SDRAM_ADDR + 4*i) = i;
}

printf("Read data:\n");

for(i=0; i<5120; i++){
     p=*(u32*)(Bank5_SDRAM_ADDR + 4*i);
      printf("%08x ", p);
}
```

کد ۴ خواندن و نوشتن مستقیم از مسیر نگاشت آدرس

برای بهینه‌سازی سرعت، خواندن و نوشتن همچنین می‌تواند مستقیماً با روش DMA انجام شود؛ عرض بیشینهٔ کانال روی ۲۵۶ انتخاب می‌شود و حالت خواندن تقویت‌شده/پیش‌واکشی با یک‌کردن Enhance_read_mode فعال می‌گردد. توجه کنید که خواندن بسته‌ای و خواندن تقویت‌شده نمی‌توانند هم‌زمان فعال باشند؛ در غیر این صورت بی‌اثر خواهد بود:

```
/*****************************************************************
 * @fn      FMC_SDRAM_WriteBuffer
 *
 * @brief   Write buffer.
 *
 * @return  none
 */

void FMC_SDRAM_WriteBuffer_DMA(u32 *pBuffer,u32 WriteAddr,u32 n)
{
    DMA_InitTypeDef DMA_InitStructure = {0};
    RCC_HBPeriphClockCmd(RCC_HBPeriph_DMA1, ENABLE);
    DMA_Cmd(DMA1_Channel3, DISABLE);
    DMA_StructInit(&DMA_InitStructure);
    DMA_InitStructure.DMA_PeripheralBaseAdd= (volatile u32)(Bank5_SDRAM_ADDR+WriteAddr);

DMA_InitStructure.DMA_Memory0BaseAddr = (volatile u32)pBuffer;
    DMA_InitStructure.DMA_DIR = DMA_DIR_PeripheralDST;
    DMA_InitStructure.DMA_BufferSize = n/8;
    DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Enable;
    DMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable;
    DMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_256;
    DMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_256;
    DMA_InitStructure.DMA_Mode = DMA_Mode_Normal;
    DMA_InitStructure.DMA_Priority = DMA_Priority_VeryHigh;
    DMA_InitStructure.DMA_M2M = DMA_M2M_Enable;
    DMA_Init(DMA1_Channel3, &DMA_InitStructure);
    DMA_ClearFlag(DMA1,DMA1_FLAG_TC3);
    DMA_Cmd(DMA1_Channel3, ENABLE);

while(DMA_GetFlagStatus(DMA1,DMA1_FLAG_TC3) == RESET)
    {
    }
}
```

کد ۵ نوشتن در SDRAM با DMA

```
/*****************************************************************
 * @fn      FMC_SDRAM_ReadBuffer
 *
 * @brief   Read buffer.
 *
 * @return  none
 */

void FMC_SDRAM_ReadBuffer_DMA(u32 *pBuffer,u32 ReadAddr,u32 n)
{
    DMA_InitTypeDef DMA_InitStructure = {0};
    DMA_Cmd(DMA1_Channel3, DISABLE);
    RCC_HBPeriphClockCmd(RCC_HBPeriph_DMA1, ENABLE);
    DMA_StructInit(&DMA_InitStructure);
    DMA_InitStructure.DMA_PeripheralBaseAddr = (volatile u32)(Bank5_SDRAM_ADDR+ReadAddr);

DMA_InitStructure.DMA_Memory0BaseAddr = (volatile u32)pBuffer;
    DMA_InitStructure.DMA_DIR = DMA_DIR_PeripheralSRC;
    DMA_InitStructure.DMA_BufferSize = n/8;
    DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Enable;
    DMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable;
    DMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_256;
    DMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_256;
    DMA_InitStructure.DMA_Mode = DMA_Mode_Normal;
    DMA_InitStructure.DMA_Priority = DMA_Priority_VeryHigh;
    DMA_InitStructure.DMA_M2M = DMA_M2M_Enable;
    DMA_Init(DMA1_Channel3, &DMA_InitStructure);
    DMA_ClearFlag(DMA1,DMA1_FLAG_TC3);
    DMA_Cmd(DMA1_Channel3, ENABLE);

while(DMA_GetFlagStatus(DMA1,DMA1_FLAG_TC3) == RESET)
    {

    }
}
```

کد ۶ خواندن از SDRAM با DMA

```
FMC_SDRAM_WriteBuffer_DMA(TxBuffer,WRITE_READ_ADDR,BUFFER_SIZE);
FMC_SDRAM_ReadBuffer_DMA(RxBuffer, WRITE_READ_ADDR, BUFFER_SIZE);
```

کد ۷ فراخوانی توابع انتقال DMA

بخش ۴

خطاهای متداول و تکنیک‌های اشکال‌زدایی

◆ ۴.۱ عیب‌یابی شکست مقداردهی اولیه

اگر مقداردهی اولیهٔ SDRAM شکست بخورد، باید لایه‌به‌لایه از جنبه‌های زیر بررسی شود:

- **بررسی اتصال سخت‌افزاری:** درستیِ پیکربندی پایه‌های رابط FMC را تأیید کنید و پایداری ولتاژ تغذیهٔ SDRAM (معمولاً 3.3V) را بررسی کنید.
- **راستی‌آزمایی پیکربندی ساعت:** مطمئن شوید منبع ساعت FMC از HCLK می‌آید و ضریب تقسیم به‌درستی محاسبه شده است.
- **مطابقت پارامترهای زمان‌بندی:** با دیتاشیت SDRAM بررسی کنید که پارامترهای زمان‌بندی مانند TRCD، TWR، TRP و TRC با دیتاشیت هم‌خوان باشند.
- **اندازه‌گیری با اسیلوسکوپ:** پایداری سیگنال FMC_SDCLK را مشاهده و خروجی مورد انتظار سیگنال‌های کنترلی را بررسی کنید.

◆ ۴.۲ عیب‌یابی خطای خواندن و نوشتن

- اگر در خواندن و نوشتن پیوستهٔ SDRAM خطا رخ می‌دهد اما با افزودن تأخیر مشکل حل می‌شود، معمولاً علت آن است که پیکربندی زمان‌بندی بیش از حد سریع است؛ می‌توانید فرکانس ساعت FMC را پایین بیاورید و سپس پارامترهای زمان‌بندی و فازها را گام‌به‌گام تنظیم کنید.
- از درستیِ پیکربندی بانک SDRAM، تعداد بیت‌های آدرس سطر و ستون و عرض گذرگاه داده مطمئن شوید.
- تطابق سیگنال انتخاب قطعه در سمت MCU با پیکربندی بانک FMC را تأیید کنید.
- بررسی کنید که فضای آدرس SDRAM با ظرفیتی که در دیتاشیت آمده است مطابقت دارد.

◆ ۴.۳ اندازه‌گیری عملی سرعت خواندن و نوشتن

سرعت را با حجم بالای خواندن و نوشتن می‌سنجند: یک پورت IO مستقل پیکربندی می‌شود، در آغاز عملیات خواندن/نوشتن IO پایین کشیده و در پایان بالا برده می‌شود و با محاسبهٔ زمان، سرعت واقعی خواندن و نوشتن SDRAM به دست می‌آید: در SDRAM سی‌ودوبیتی، هنگامی که SDRAM_CLK = 100MHz است، سرعت واقعی خواندن و نوشتن در روش DMA با عرض ۲۵۶ بیتی برابر 380MB/s است که تنها بخشی از تلفات نسبت به مقدار نظری 400MB/s را نشان می‌دهد.

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول تاریخچه — تاریخچهٔ نسخه‌های سند اصلی AN29000

تاریخ	نسخه	شرح تغییرات
2026/03/17	V1.0	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول واژگان — واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
FMC	کنترل‌کنندهٔ حافظهٔ انعطاف‌پذیر؛ جانبیِ میکروکنترلر برای گسترش حافظهٔ خارجی با پشتیبانی از SRAM، SDRAM، NOR FLASH و NAND FLASH
SDRAM	حافظهٔ دسترسی مستقیم پویا و هم‌زمان؛ همهٔ سیگنال‌های ورودی در لبهٔ بالارونده‌ٔ CLK نمونه‌برداری می‌شوند
CLK / CKE	خط ساعت هم‌زمان / فعال‌سازی ساعت؛ با غیرفعال‌شدن ساعت، SDRAM عملیات خودنوسازی را آغاز می‌کند
CS# / WE#	انتخاب قطعه با سطح فعال پایین / فعال‌سازی نوشتن با سطح فعال پایین
RAS# / CAS#	گزینش آدرس سطر / گزینش آدرس ستون؛ با فعال‌شدن هر یک، معنای خطوط آدرس عوض می‌شود
DQM[0:1]	ماسک ورودی/خروجی داده؛ در گذرگاه ۱۶ بیتی دو سیگنال NBL0 و NBL1 لازم است
BA[0:1]	خطوط آدرس بانک داخلی برای انتخاب بانک مورد کنترل
A[0:12] / DQ[0:15]	خطوط آدرس با اشتراک سطر و ستون / خطوط دادهٔ ۱۶ بیتی
tRCD / tRP	فاصلهٔ فرمان فعال‌سازی سطر تا فرمان خواندن/نویسندهٔ ستون / فاصلهٔ فرمان پیش‌شارژ تا فرمان فعال بعدی؛ معمولاً ۲ تا ۳ دورهٔ ساعت

واژه	یعنی چه؟
tWR / tRC / tRAS	زمان بازیابی پس از نوشتن تا پیش‌شارژ / فاصلهٔ حداقلی دو فرمان فعال‌سازی سطر پیوسته و فرمان نوسازی و فعال‌سازی / فاصلهٔ حداقلی ساعتیِ عملیات خودنوسازی
CAS Latency	تعداد دوره‌های ساعتیِ SDRAM از ارسال فرمان خواندن ستون تا آغاز خروجی داده؛ معمولاً ۲ یا ۳ و باید با تنظیم رجیستر حالت یکسان باشد
Refresh	نوسازی؛ SDRAM برای ماندگاری داده به نوسازی دوره‌ای نیاز دارد و استاندارد، نوسازی همهٔ سطرها در هر ۶۴ میلی‌ثانیه را الزامی می‌کند
Bank5 / Bank6	دو بانک کنترل SDRAM در FMC؛ برای نصب هم‌زمان دو حافظه جداگانه پیکربندی می‌شوند و پارامترهای بانک ۶ همان بانک ۵ است
0xC0000000 / 0xD0000000	آدرس آغاز ناحیهٔ حافظهٔ ۱ و ۲؛ متناظر با گروه سیگنال شمارهٔ ۰ و ۱ از FMC_SDNE/FMC_SDCKE
CTB1 / CTB2	بیت‌های انتخاب حافظهٔ ۱ و ۲؛ برای ارسال هم‌زمان فرمان‌های خودنوسازی و PALL به دو دستگاه باید هر دو ۱ شوند
Enhance_read_mode	حالت خواندن تقویت‌شده (پیش‌واکشی)؛ با عرض کانال ۲۵۶ فعال می‌شود و هم‌زمان با خواندن بسته‌ای کار نمی‌کند



معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN29000 V1.0 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۲۳

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com